\documentclass[a4paper,10pt]{article}
%\usepackage[latin1]{inputenc} % Paquetes de idioma
\usepackage[utf8]{inputenc} % Paquetes de idioma
\usepackage[spanish]{babel} % Paquetes de idioma
\usepackage{graphicx} % Paquete para ingresar gráficos
\usepackage{grffile}
\usepackage{hyperref}
\usepackage{fancybox}
\usepackage{amsmath}
\usepackage{amsfonts}
\usepackage{listings}
\usepackage{rotating}
% Paquetes de macros de Circuitos
%\usepackage{pstricks}
\usepackage{tikz}

% Encabezado y Pié de página
\input{EncabezadoyPie.tex}
% Carátula del Trabajo
\title{ \input{Portada.tex} }

\begin{document}
	\maketitle % Hace que el título anterior sea el principal del documento
	\newpage

	\tableofcontents % Esta línea genera un indice a partir de las secciones y subsecciones creadas en el documento
	\newpage

	\section{Introducción}
	El presente trabajo práctico consiste en el diseño de un \textit{receptor de AM (Amplitud Modulada)} implementado a través de los 
	conceptos vistos en la materia. Los requisitos que debe cumplir la señal de entrada para poder ser procesada son los siguientes:
	\begin{itemize}
		\item La frecuencia de la señal portadora debe ser de aproximadamente 1 MHz para que el receptor la procese.
		no recibe señales en un rango. 
		\item La señal de entrada debe tener una tensión pico comprendida entre 20 $mV$ y 100 $mV$.
	\end{itemize}

	%\vspace{1cm}

	\indent El diseño del presente trabajo práctico debe tener en cuenta las características de una señal AM. Una señal de amplitud 
	modulada está compuesta por una señal de audio multiplicada por una señal cosenoidal de alta frecuencia, llamada portadora. 
	Esta multiplicación produce que el espectro de la señal de audio se vea desplazado a la frecuencia de la señal senoidal. A estas 
	frecuencias, es posible transmitir la misma a través de una antena. Este es el motivo del desplazamiento en 
	el dominio espectral de la misma. \\
	\indent Además de realizar el desplazamiento en frecuencia, como una señal de audio posee poca potencia de señal y la misma 
	debe ser mayor a cero en todos sus puntos para que la señal resultante sea simétrica, a la misma se le suma un offset de continua 
	antes de modularla. \\
	\indent Teniendo en cuenta estas caraceterísticas, la señal recibida por el receptor debe ser cuidadosamente procesada para obtener
	la información que se encuentra en ella. Para realizar esto, el diseño del receptor es dividido en etapas las cuales cumplen diferentes
	funciones. Las mismas son explicadas a continuación:

	\begin{itemize}
		\item \textbf{Filtro LC:} El mismo es un filtro que teóricamente filtra a todas las frecuencias que posea la señal que entra
		al mismo, salvo la frecuencia de resonancia del filtro. La idea al usar este filtro es que el mismo solo deje pasar la 
		frecuencia en la cual fue modulada la señal que en nuestro caso es 1 MHz.
		\item \textbf{Etapa Adaptadora:} La primera etapa amplificadora de un diseño es esencial en el mismo. Esto ocurre dado que
		si la misma es mal diseñada, señales indeseadas (ruido) serán incorrectamente amplificadas y las etapas posteriores poco podrán 
		hacer para remediar esta falla. En el caso del presente diseño, esta etapa no modifica mucho a la señal de entrada pero permite
		que etapas posteriores puedan hacer un mejor trabajo sobre la misma.
		\item \textbf{Etapa Pre-Amplificadora:} Como su nombre lo indica, esta etapa se encarga de amplificar la señal recibida de la etapa
		anterior lo mayor posible para que luego la misma pueda ser interpolada. 
		\item \textbf{Interpolador:} Esta etapa se encarga de interpolar a la señal modulada para poder así obtener a la señal envolvente,
		que es lo que desde un principio se está intentando conseguir. Debido a que la interpolación no es perfecta, esta fase realiza
		un filtrado sobre la envolvente para obtener como resultado una señal con menos potencia de ruido.
		\item \textbf{Etapa Amplificadora:} La señal que llega a esta etapa ya ha recibido el procesamiento necesario como para poder revelar
		la información bajo la misma, salvo por el detalle de la poca amplitud de ésta. Debido a esta razón, se utiliza un circuito integrado 
		muy utilizado en señales de audio para amplificar la señal que llega a esta etapa. La salida del mismo será un parlante, 
		por el cual se podrá escuchar la señal recibida a la entrada del receptor.  

	\end{itemize}

	Con esto explicado, se procede a mostrar el desarrollo de cada etapa. En cada una de las mismas se explica con fundamentos la elección 
	de los transistores, diodos y configuraciones utilizados en cada una de ellas. 

	\newpage
	\section{Desarrollo}
		\subsection{Filtro LC}
			Esta etapa se encarga de recibir la señal de entrada directamente de la antena a través del filtro LC, el cual funciona como un
			filtro pasabanda con frecuencia central igual a la que se desea recibir. El mismo se puede observar en el circuito \ref{circ001}. 
			En el esquemático se incluye una fuente de alimentación que simboliza a la señal recibida de la antena, debido a que las pruebas
			a realizar se harán a través de un generador de audio que poseerá una impedancia de salida. \\
			\indent Este filtro funciona negando el paso a las frecuencias que hagan resonar al mismo (la única frecuencia que no se atenúa 
			es esta, las demás se ven atenuadas en mayor medida cuanto más lejos se esté de la misma. A mejor calidad del filtro logrado, 
			menor es la banda de paso, llegando al límite teórico en el cual todas las frecuencias son atenuadas en su totalidad salvo la 
			frecuencia de resonancia del LC).
	
			\begin{figure}[!htp]
				\centering
				\input circuito1
				\caption{Filtro LC} \label{circ001}	
			\end{figure}
		
			\begin{displaymath}
				f_o = \frac{1}{2 \pi \sqrt{LC}} \label{eq001}
			\end{displaymath}

			La frecuencia de resonancia o central del filtro LC es la que se exhibe en la ecuación \ref{eq001}. Lo ideal para poder hacer un receptor
			de AM sería colocar una inductancia variable y fijar el valor del capacitor  para poder tener un filtro que permita ir desplazando
			su frecuencia central para captar señales en diferentes frecuencias. Debido a que las condiciones de diseño podían ser impuestas por los
			alumnos, se decidió dejar el receptor en una frecuencia central fija igual a 1 $MHz$. \\
			\indent De esta forma, se creo un inductor que tuviera la inductancia suficiente como para poder alcanzar con un capacitor de valor 
			comercial la frecuencia central buscada. Suponiendo que la resistencia $R_s$ sea igual a 50 $\Omega$, se crea el fitro con los siguientes
			elementos pasivos:

			\begin{align*}
				R_s &\simeq 25 ~ \Omega \\
				C &\simeq 33 ~ \text{nF}		\\
				L &\simeq 0.84 ~ \text{uH}  \\
				f_o &\simeq 952 ~ \text{KHz}  \\
			\end{align*}

		\newpage
			\subsection{Etapa Adaptadora}
			La etapa amplificadora es un emisor común diseñado a partir de un JFET realimentado preparado para trabajar a altas frecuencias. El 
			transistor elegido fue el \textbf{MPF102}. Se utiliza un JFET en lugar de un TBJ o un MOSFET sin canal preformado debido a que la 
			tensión base-emisor o $V_{GS}$ es negativa, por lo tanto jamás se podrían polarizar dichos componentes a menos que se recurra a una 
			fuente partida. Esto último se evitó para simplificar el diseño y el conexiado en el laboratorio. \\
			\indent Se utiliza la configuración \textit{Source Común} debido a que la misma posee una impedancia de entrada grande y debido a que se desea amplificar lo más posible a la señal de entrada.\\
			\indent Se tomó como criterio no desacoplar esta etapa con la siguiente, para ahorrar componentes, espacio en el PCB y 
			simplificar el diseño. De esta forma, la tensión de \textit{Drain} debe ser tal que permita polarizar correctamente a la etapa
			siguiente, la cual consiste en un emisor común. \\
			\indent Arbitrariamente, se elige que la tensión en $V_{D}$ sea igual a 3 V. Esto se debe a que la fuente de alimentación $V_{DD}$ 
			es de 12 V y que el valor elegido de tensión de \textit{Colector} de la próxima etapa es de 6 V. Con estos valores se asegura la
			posibilidad de la máxima excursión por saturación y corte. Si bien no es el criterio óptimo dado que se está aproximando a la 
			RCD por la RCE, se debía optar por alguno a la hora de realizar el diseño y este fue el criterio adoptado. \\
			\indent En el circuito de la figura \ref{circ002} se muestra el esquemático de las etapas agregadas hasta el momento. 
		
				\begin{figure}[!htp]
					\centering
					\input circuito2
					\caption{Filtro LC + Etapa Adaptadora} \label{circ002}	
				\end{figure}

			Recorriendo la malla que involucra al nodo \textit{Gate} y \textit{Source} se obtiene la ecuación \ref{eq002}. Recordando la 	
			expresión de la corriente de un transistor JFET expresada en la ecuación \ref{eq003} se procede a calcular el valor del punto
			de reposo de la etapa.

			\begin{equation}
				I_D = \frac{-V_{GS}}{R_E} \label{eq002}
			\end{equation} 

			\begin{equation}
				I_D = I_{DSS} \left(1 - \frac{V_{GS}}{V_P}\right)^{2} \label{eq003}
			\end{equation}

			\indent Para calcular el punto de reposo, se recolectaron de la hoja de datos la dispersión de los valores de $I_{DSS}$ y $V_P$. El 
			valor de $I_{DSS}$ varía entre 2 mA y 20 mA, mientras que el valor de $V_P$ no fue encontrado. Debido a la gran dispersión en los
			valores de $I_{DSS}$, a la ausencia de información sobre $V_P$ y a que por las características del transistor utilizado la 
			realimentación que produce $R_E$ no es suficiente como para estabilizar el punto Q, los cálculos teóricos se realizan en función 
			de los valores de $I_{DSS}$ y $V_P$ encontrados en el modelo del transistor. Los mismos se exhiben a continuación:

			\begin{align*}
				I_{DSS} & = 11.74 ~ \text{mA} \\
				V_P & = -2.5 ~ \text{V}
			\end{align*}

			Con estos valores aún quedan grados de libertad a la hora de resolver las ecuaciones planteadas, y estos son los valores 
			de los resistores. Definiendo el valor de uno de ellos quedan definidos los otros parámetros de la etapa. Se fija la resistencia
			de Drain $R_D$ de forma que se logre un valor de corriente $I_D$ chico respecto al $I_{DSE}$, y 
			lo suficientemente grande que el transistor no quede polarizado en la zona óhmica. Luego, a partir de la corriente, se calcula el 
			valor de $V_{GS}$ a partir de la ecuación \ref{eq003} y luego se calcula el valor de $R_E$ a partir de la ecuación \ref{eq002}. \\ 
			\indent A continuación se exhiben los valores de los parámetros circuitales de la etapa, ordenados según la forma en la que fueron
			calculados: 

			\begin{align*}
				R_D & = 3.3 ~ \text{K} \Omega \\
				R_E & = 560 ~ \Omega \\
				V_{GS_Q} & = -1.55 ~ \text{V} \\
				I_{D_Q} & = 2.74 ~ \text{mA} \\
				V_{DS_Q} & = 1.41 ~ \text{V} \\
				V_{D_Q} & = 2.95 ~ \text{V} 
			\end{align*}

			Estos valores fueron calculados asumiendo que la corriente entrante en la base de la siguiente etapa es mucho menor que la 
			corriente de \textit{Drain} $I_{D_Q}$. Se puede asumir esto ya que, la corriente del colector de la siguiente etapa, $I_{C_Q}$, 
			va a ser del orden de $I_{D_Q}$. Y, como la corriente de base es $\beta$ veces menor que $I_{C_Q}$, se la desprecia frente 
			al valor de $I_{D_Q}$. \\
			
			\indent Con los valores de reposo se observa si el transistor se encuentra en MAD. Para ello tiene que ser válida la 
			ecuación \ref{eq010} \\	
			
			\begin{equation}
				g_m = \frac{-2 I_{DSS}}{V_P} \left(1-\frac{V_{GS}}{V_P}\right) = \frac{- 2 \sqrt{I_{DSS} I_{D_Q}} \label{eq010}}{V_P}
			\end{equation}		
			
			\indent Como $ V_{DS} $ es igual a 1.41 V y $ V_{GS} - V_P $ es igual a 0.95 V se encuentra en mad.
			
			\indent Luego de calculados los valores de polarización, se procede a realizar el análisis en pequeña señal. De todos los parámetros que
			se pueden calcular en señal, el único que interesa es la amplificación de tensión $A_v$. Esto se debe a que la resistencia de salida de 
			un \textit{Source Común} es grande, por lo cual no va a haber problemas con la etapa siguiente. Para calcular la ganancia de tensión, es 
			necesario conocer la resistencia de carga que se ve desde la salida. Como la siguiente etapa es un emisor común que no se encuentra 
			realimentado, la resistencia de salida que ve esta etapa es igual a $R_i = r_{\pi}$, siendo $r_{\pi}$ la resistencia entre 
			\textit{Base} y \textit{Emisor} de la siguiente etapa. 
			Como la misma posee valores del orden de los K$\Omega$, la resistencia $R_{ca} = r_{\pi} || R_{C}$ se puede aproximar al valor de 
			1 K$\Omega$. \\
			\indent Para calcular la ganancia además de conocer el valor de la resistencia equivalente de carga, se debe conocer el valor de 
			transconductancia $g_m$ debido a que la expresión de la amplificación de tensión depende de la misma como se muestra en la
			ecuación \ref{eq003}. En un JFET la expresión de este valor se exhibe en la ecuación \ref{eq004}. 

			\begin{equation}
				g_m = \frac{-2 I_{DSS}}{V_P} \left(1-\frac{V_{GS}}{V_P}\right) = \frac{- 2 \sqrt{I_{DSS} I_{D_Q}} \label{eq003}}{V_P}
			\end{equation}

			\begin{equation}
				A_v = - g_m R_{ca} \label{eq004} 
			\end{equation}
				
			Teniendo en cuenta estas ecuaciones se procede a calcular el valor de $R_{ca}$, $g_m$ y luego el de $A_v$. 
			Los mismos se muestran a continuación:
		
			\begin{align*}
				R_{ca} & \simeq 1 ~ \text{K} \Omega \\
				g_m & \simeq 3.78 ~\frac{\text{mA}}{\text{V}}\\
				A_v & \simeq - 3.78
			\end{align*}

			Como resultado, se puede concluir que la señal de entrada que recibirá la próxima etapa será la señal recibida desde el filtro LC	
			amplificada aproximadamente 3.78 veces y sumada a una tensión de continua igual a $\simeq$ 2.95 V. Esto último se debe a que, como
			bien ya se ha dicho, las etapas se encuentran desacopladas.

		\newpage
		\subsection{Etapa Pre-Amplificadora}
			Esta etapa tiene como objetivo lograr que la señal de salida de la misma posea la mayor amplitud posible. Esto se desea debido a 
			que cuanto mayor sea la amplitud de la señal, menor será el error relativo cometido a la hora de realizar la interpolación 
			de la señal. \\
			\indent Como se pudo observar, la etapa anterior si bien estaba compuesta por una configuración \textit{Source Común}, la ganancia
			obtenida fue baja. Esto era predecible debido a que se sabe que el valor de transconductancia que se obtiene de un transistor FET
			siempre es bajo. Por esta razón es que se agrega otra etapa amplificadora, con la diferencia que esta etapa está compuesta por un 
			transistor TBJ. \\
			\indent El transistor elegido es el \textbf{BC548B}. La elección del mismo se debió a su alto valor del parámetro \textbf{$\beta$},
			con el cual se puede obtener cualquier ganancia que se desee. Cabe aclarar la importancia de que el transistor
			posea el ancho de banda suficiente como para no distorsionar a la señal de entrada. A través del parámetro GBWP 
			(Gain Bandwidth Product), se corroboró que el presente transistor cumple con esta condición. Teniendo esto en cuenta se procede
			a realizar los cálculos pertinentes de la etapa. \\ \\
			\indent Como se calculó en la etapa anterior, la tensión de \textit{Base} de esta etapa es de aproximadamente $\simeq 3$ V.
			Como también se aclaró, la tensión de \textit{Colector} que se desea obtener es de $\simeq$ 6 V. Teniendo en cuenta estos 
			parámetros, se procede a calcular los valores de los componentes de esta etapa. \\
	 
			\begin{figure}[!htp]
				\centering
				\input circuito3
				\caption{Filtro LC + Etapa Adaptadora + Etapa Pre-Amplificadora} \label{circ003}	

			\end{figure}

			\indent En el circuito que se muestra en la figura \ref{circ003} se agrega la Etapa Amplificadora. Primero se realizan los cálculos
			pertinentes referidos a la polarización de la etapa. Para calcular la corriente de colector $I_C$, se recorre la malla que involucra
			a los nodos \textit{Base} y \textit{Emisor} del transistor, obteniendose la ecuación \ref{eq005}. Además de esta ecuación, se debe
			verificar que la tensión entre \textit{Colector} y \textit{Emisor} $V_{CE}$ sea mayor a 0,7 V para que el circuito llegue a MAD. 
			El valor de $V_{CE}$ se obtiene recorriendo la malla de salida, que involucra a estos nodos. La fórmula para calcular $V_{CE}$ 
			se muestra en la ecuación \ref{eq006}.

			\begin{equation}
				I_{C_Q} = \frac{V_{BB} - V_{BE}}{R_E} \label{eq005}
			\end{equation}

			\begin{equation}
				V_{CE_Q} = V_{CC} - I_{C_Q} (R_E + R_C) \label{eq006}
			\end{equation}	    

			La tensión $V_{BB}$ que aparece en la ecuación \ref{eq005} corresponde a la tensión de \textit{Drain} calculada en la etapa anterior,
			la cual era igual a $\simeq$ 2,95 V. La tensión $V_{BE}$ se asume constante e igual a 0,7 V. Con estos valores fijados, quedan por
			determinar los valores de los resistores del circuito. Se define la resistencia $R_E$ de forma tal que la corriente de colector sea 
			del mismo orden que la corriente de Drain de la etapa anterior. Con esto se resuelven las ecuaciones \ref{eq005} y \ref{eq006} y se 
			obtienen los siguientes resultados.

			\begin{align*}
				R_E & = 1.5 ~ \text{K}\Omega \\
				R_C & = 3.3 ~ \text{K}\Omega \\ 
				I_{C_Q} & \simeq 1.53 ~ \text{mA} \\
				V_{CE_{Q}} & \simeq 3.74 ~ \text{V} \\
				V_{C_Q} & \simeq 6.03 ~ \text{V} \\
			\end{align*} 

			Se puede ver como con estos valores se llegó al valor de tensión buscado. Como próximo paso se procede a calcular los parámetros
			más importantes de señal, que son la ganancia de tensión $A_v$ y la resistencia de entrada $r_{\pi}$. Este último se calcula debido
			a que influye en la ganancia de tensión de la etapa anterior. En las ecuaciones \ref{eq007}, \ref{eq008} y \ref{eq009} se exhiben 
			las ecuaciones para calcular ambos parámetros. 

			\begin{equation}
				g_m = \frac{V_T}{I_{C_Q}} \label{eq007}
			\end{equation}

			\begin{equation}
				A_v = - g_m R_{ca} \label{eq008}
			\end{equation}

			\begin{equation}
				r_{\pi} = \frac{\beta}{g_m} \label{eq009}
			\end{equation}

			Debido a que el parámetro $r_{\pi}$ depende de $\beta$ y, según la hoja de datos, el mismo posee una dispersión que varía entre 
			200 y 450, se calculan los valores mínimos y máximos de $r_\pi$. Se puede observar también que $A_v$ nuevamente depende de la 
			resistencia equivalente con la cual se ve a la carga. En este caso, la resistencia de carga que ve este circuito dependerá del 
			$\tau$ de la etapa de interpolación. Aproximando el mismo a 10 K$\Omega$ se aproxima a la resistencia $R_{ca}$ a un valor de 
			$\simeq$ 3 K$\Omega$. Los resultados se exhiben a continuación:

			\begin{align*}
				R_{ca} & \simeq 3 ~ \text{K} \Omega \\
				g_m & \simeq 61.2 ~ \frac{\text{mA}}{\text{V}} \\
				A_v & \simeq - 183.6 \\
				r_{\pi} & \simeq 3.59 ~ \text{K} \Omega \\
			%	r_{\pi_{min}} & \simeq 3.59 ~ \text{K} \Omega \\ 
			%	r_{\pi_{max}} & \simeq 7.35 ~ \text{K} \Omega
			\end{align*}
				
			Ahora que se poseen los datos en pequeña señal, se procede a calcular los parámetros del circuito comprendido por 
			estas dos primeras etapas amplificadores. Los valores a calcular son $A_v$, $R_i$ y $R_o$. \\
			\indent Para calcular la ganancia, como se tiene las ganancias de cada etapa, simplemente con multiplicarlas se obtiene 
			el $A_v$ total. \\
			\indent Al valor de $R_i$ no es necesario calcularlo, porque, como el primer transistor es un JFET, se considera que la 
			resistencia que se ve desde el nodo gate es aproximadamente $20 ~ \text{M} \Omega$. \\
			\indent Por último para calcular $R_o$, se remueve del circuito la etapa interpoladora, se conecta una fuente de prueba en el 
			nodo de salida, se pasiva la entrada de señal AM y se ve que corriente entrega dicha fuente. Obteniéndose los siguientes 
			resultados:
			
			\begin{align*}
				A_v & \simeq 694 \\
				R_{i} & \simeq 20 ~ \text{M} \Omega \\ 
				R_{o} & \simeq r_{c} = 3.3 ~ \text{K} \Omega
			\end{align*}
				
		\newpage	
		\subsection{Interpolador}
			Luego de haber procesado a la señal de entrada y haberla amplificado, se procede a eliminar a la señal portadora para obtener la
			envolvente de la misma que es la que lleva la información que se está intentando obtener. El circuito correspondiente a la etapa
			interpoladora se exhibe en el esquemático \ref{circ004}. La misma se agrega al final de las etapas mencionadas y explicadas 
			en secciones anteriores.  

			\begin{figure}[!htp]
					\input circuito4
				\centering
				\caption{Filtro LC + Etapa Adaptadora + Etapa Amplificadora + Interpolador} \label{circ004}
			\end{figure}

			La etapa interpoladora se puede dividir en dos partes. La primera parte es el interpolador en sí, compuesto por un diodo y un 
			circuito RC. La segunda parte es un pasabajos, que termina de sacar el ruido asociado a las altas frecuencias provenientes de 
			la señal portadora. \\
			\indent La parte interpoladora debe poseer un $\tau$ lo suficientemente grande como para que el interpolador no siga completamente
			a la portadora (no se estaría interpolando a la señal) y lo suficientemente chico para que la señal devuelta por el mismo siga a la
			señal envolvente (si es muy grande el valor de $\tau$, entre ciclo y ciclo de la portadora el capacitor nunca se llegaría a 
			descargar). \\
			\indent Debido a que la señal portadora posee una periodo de 1 $\mu$s, el valor de $\tau$ debe ser mucho mayor al mismo como
			para seguir a la envolvente. El valor escogido entonces para este circuito RC es de aproximadamente 500 veces el periodo de la
			portadora. Los valores de los elementos circuitales utilizados para llegar a este valor se calculan utilizando las ecuaciones
			\ref{eq011} y \ref{eq012}. Los resultados se exhiben a continuación: 
			
			\begin{equation}
				f_c = \frac{1}{2\pi \cdot \tau} \label{eq011}
			\end{equation}
			\begin{equation}
				\tau = R_{eq} \cdot C_{eq} \label{eq012}
			\end{equation}

			\begin{align*}
				R_{int} & = 100 ~ \text{K}\Omega \\
				C_{int} & = 4.7 ~ \text{nF} \\  
				\tau_{int} & = 470 ~ \mu\text{s}
			\end{align*}

			\indent La segunda parte, el filtro pasabajos, es más sencilla de diseñar. El filtro a diseñar debe tener un polo que anule las 
			frecuencias indeseadas. Dado que la señal que se desea recibir es una señal de audio, el polo del filtro debe estar alrededor de 
			los 20 KHz. Los valores del RC elegidos, como así la frecuencia de corte resultante, se exhiben a continuación:

			\begin{align*}
				R_{lp} & = 8.2 ~ \text{K}\Omega \\  
				C_{lp} & = 1 ~ \text{nF} \\
				f_{corte} & = 19.4 ~ \text{KHz}
			\end{align*}

		\newpage
		\subsection{Etapa Amplificadora}
			Luego de interpolar a la señal se llega a la última etapa del receptor. A estas alturas, ya se posee la señal envolvente que
			es la que lleva la información que se está intentando reproducir. Lo último que hace falta para que la misma pueda ser
			escuchada por un parlante o auricular es amplificarla. \\
			\indent Si bien esto parece una tarea sencilla, resulta imposible lograr la amplificación deseada (unas 50 veces como mínimo con 
			una entrada de amplitud igual a 200mVpp) sin que la señal resultante se vea distorsionada por corte o saturación con circuitos 
			de un transistor. Para lograr esta amplificación se requiere el diseño de amplificadores clase AB en adelante. Se utiliza un 
			circuito integrado para lograr el cometido. \\
			\indent El circuito integrado en cuestión es el \textbf{LM386}. El mismo es un amplificador de audio que, por medio de las
			configuraciones mostradas en la hoja de datos, permite amplificar la señal de entrada en un rango de entre 20 y 200. \\
			\indent Se puede observar que antes de la etapa amplificadora, se encuentra un potenciómetro. El objetivo del mismo es atenuar
			la señal proveniente de la Etapa Interpoladora. Esto se debe a que si bien la misma no posee la amplificaciòn para que se escuche
			por el parlante, la misma posee la amplitud suficiente como para saturar los amplificadores del integrado. El valor del potenciómetro 	
			elegido es de 10 $K\Omega$ con escala logarítmica. Esto último se debe a que el oído es logarítmico.   
			
			\begin{figure}[!htp]
				\begin{turn}{-90}
					\input circuito5
				\end{turn}
				\centering
				\caption{Circuito Final} \label{circ005}
			\end{figure}

			En el esquemático \ref{circ005} se muestra esta última etapa agregada. Consultando la hoja de datos para lograr la 
			amplificación deseada, se deben dar los siguientes valores a los elementos circuitales de la etapa:
	
			\begin{align*}
				R_{av} & = 1.2 ~ \text{K}\Omega \\
				C_{av} & = 10 ~ \mu \text{F} \\
				C_{out_1} & = 56 ~ \text{nF} \\
				R_{out} & = 10 ~ \Omega \\
				C_{out_2} & = 220 ~ \mu \text{F} \\ 
			\end{align*}

			\indent Algunos de los valores difieren de los mostrados en la hoja de datos. Esto se debe a que los mismos no son valores 
			comerciales, por los cual se optó por elegir para los mismos el valor comercial más cercano. \\
			\indent $R_L$ se está simbolizando a la resistencia equivalente al parlante por el cual se escuchará la señal recibida. 
			La resistencia de los parlantes varían entre 4 $\Omega$ y 8 $\Omega$. 
			
			  
	\newpage
	\section{Simulaciones}
		Para la simulación se utilizaron 2 fuentes que, multiplicadas, forman la señal de AM ingresada al circuito. Sus características 
		son las siguientes:	

		\begin{align*}
			V_1	& = 85 ~ \text{mV} \\
			v_1	& = 75 ~ \text{mV} \\
			f_1	& = 500 ~ \text{Hz} \\
			V_2	& = 0 ~ \text{V} \\
			v_2	& = 75 ~ \text{mV} \\
			f_2	& = 1 ~ \text{MHz} \\
		\end{align*}

		A continuación se muestran las respectivas salidas de cada etapa. De esta forma, se detalla que es lo que ocurre con la señal 
		a lo largo de todo el sistema.	

		\begin{figure}[!htp]
			\centering
			\includegraphics[width=12cm]{Imagenes/entradaAm.png}
			\caption{Señal AM resultante del circuito LC} \label{img001}
		\end{figure}

		Como puede observarse en fig \ref{img001}, la señal AM resultante del filtro LC (ver figura \ref{circ001}) posee una tensión pico 
		a pico aproximadamente igual a 20 mV, la cual ingresa a la Etapa Adaptadora (ver figura \ref{circ002}). \\
		\indent Luego, como se puede observar en el gráfico \ref{img002} dicha señal (correspondiente a la salida de la etapa Adaptadora) 
		posee unos 36 mV pico a pico. Se puede apreciar que la señal no es simétrica con respecto a ambas moduladoras, este efecto es 
		producido por la etapa Interpoladora.

		\begin{figure}[!htp]
			\centering
			\includegraphics[width=12cm]{Imagenes/salidaJFet.png}
			\caption{Señal de salida de la Etapa Adaptadora} \label{img002}
		\end{figure}

		\begin{figure}[!htp]
			\centering
			\includegraphics[width=12cm]{Imagenes/salidaTBJ.png}
			\caption{Señal de salida de la Etapa Pre-Amplificadora} \label{img003}
		\end{figure}

		En la figura \ref{img003} (correspondiente a la salida del amplificador \ref{circ003}) se puede apreciar la tensión pico a pico, 
		la cual ronda los 3 V y el defasaje entre la señal moduladora superior con la inferior. Dicha distorsión es, en gran parte, 
		producida por la etapa Interpoladora (circuito \ref{circ004}). \\
		\indent Cabe destacar que, si se observan los dos últimos gráficos, no se cumple que la amplificación de la etapa sea la previamente 
		calculada. Esto se debe a que la señal no esta en la zona de frecuencias medias. Esto produce una atenuación sobre la misma que se ve 
		reflejado en el gráfico \ref{img003}. Aunque esto suceda, la información que se encuentra en la envolvente, no se ve afectada en gran 
		medida (solo atenuada). Esto último se verá luego al realizar el cálculo de la distorsión armónica del receptor. \\	
		\indent En el gráfico \ref{img004} se puede apreciar la señal de salida de la última etapa mencionada, la cual ya no posee la 
		portadora y posee una tensión pico a pico de 250 mV.

		\begin{figure}[!htp]
			\centering
			\includegraphics[width=12cm]{Imagenes/salidaEtapaIntegradora.png}
			\caption{Señal de salida de la etapa Interpoladora} \label{img004}
		\end{figure}

		Por último, en la figura \ref{img005}, correspondiente a la salida total del circuito, se observa una señal con una tensión pico 
		a pico del orden de los 4.4 V y una distorsión armónica del orden del 4,7\%.

		\begin{figure}[!htp]
			\centering
			\includegraphics[width=12cm]{Imagenes/salidaFinal.png}
			\caption{Señal de salida del circuito} \label{img005}
		\end{figure}
	
	\newpage
	\newpage
	\section{Respuesta en Frecuencia}	
	
		Para el estudio de la respuesta en frecuencia se calculan las frecuencias de corte del circuito, tanto las bajas como las altas. 
		Se utilizan en todo momento los conceptos vistos en la materia para calcular la respuesta en frecuencia de un circuito. Los métodos
		para realizar estos cálculos consisten en, por medio de una aproximación de los polos, encontrar una frecuencias de corte superior
		e inferior aproximadamas, que incluyan al verdadero valor de la frecuencia de corte en cuestión.
		
		\subsection{Bajas Frecuencias}
			
			A la hora de dichos cálculos se toman las siguientes hipótesis:

			\begin{itemize}
				\item Los polos estén suficientemente separados entre sí, de forma que se puede calcular el polo que impone cada uno pasivando 
				los otros (en bajas frecuencias, pasivar implica reemplazar a los mismos por un cortocircuito)
				\item  Los ceros estén por debajo de todos los polos, de forma que no modifican a el cálculo de la respuesta en frecuencia 
			\end{itemize}
			
			\indent Dicho esto, se observa que todos los capacitores internos de los transistores se encuentran abiertos, asi como los de 
			la etapa interpoladora. Por ende, los únicos que influyen son $C_E$ de la etapa adaptadora, $C_E$ de la etapa 
			pre-amplificadora y $C_ac$ de la etapa interpoladora.
			
			\indent Para calcular los polos, se refleja la resistencia que se ve del nodo hacia dentro del transistor, y se procede a calcular
			el $\tau$ de dicho nodo a partir de la fórmula \ref{eq011}. Si ambas frecuencias de corte dan similares, se procede a realizar la 
			suma de ellas, para aproximar la frecuencia de corte inferior total del circuito. Dicho esto, se procede a reflejar las resistencias 
			vistas por los nodos. Las expresiones son las siguientes:
			
			\begin{align*}
				\tau_1 & = (r_{d1} // R_S) \cdot C_S = 179 ~ \mu \text{s}\\
				\tau_2 & = ((r_{d2} + \frac{R_D}{\beta}) // R_E) \cdot C_E = 48.62 ~ \mu \text{s}\\
				\tau_3 & = (R_C + R_p + R_{lp} + r_{d3}) \cdot C_E = 23 ~ \mu\text{s}\\
				f_1	& = 889 ~ \text{Hz} \\
				f_2	& = 6919 ~ \text{Hz} \\
				f_3	& = 3.27 ~ \text{Hz} \\
			\end{align*}
		
			Como las frecuencias están suficientemente separadas entre si, la frecuencia de corte inferior resulta igual a 6919 Hz. 
			Cabe aclarar que este polo no influye sobre la señal modulante ya que el espectro de la misma está centrado en 1 MHz gracias a 
			la portadora.
			
		\subsection{Altas Frecuencias}			
			A la hora de dichos cálculos se toman las siguientes hipótesis:

			\begin{itemize} 
				\item Los polos están suficientemente separados entre sí de forma de poder analizar cada uno por separado
				\item Los ceros estén por encima de los polos, de forma que estos no tienen efecto alguno sobre la respuesta en frecuencia
			\end{itemize}
			
			\indent Luego de describir las condiciones bajo las cuales se aproximan los polos de alta frecuencia del circuito, se procede a 
			calcular los mismos. Los capacitores que influyen son los internos de cada diodo y los de la etapa interpoladora (Interpolador
			+ Pasabajos) y las propias del filtro LC. \\
			\indent Para calcular las resistencias se procede de la misma forma que en bajas frecuencias. Si en un nodo no se pueden juntar 
			los capacitores, se observa cual posee el tau más grande (cual domina) y ese define la frecuencia de corte. Para poder reflejar 
			los capacitores a los nodos de interés, se utiliza la fórmula exhibida en la ecuación \ref{eq013}. Cabe aclarar que $A_v$ puede
			ser tanto una ganancia común como una ganancia inversa.
			
			\begin{equation}
				C_{eq} = C \cdot (1 - A_v) \label{eq013}
			\end{equation}
			
			Dicho esto, se procede a calcular los distintos $\tau$ que posee el circuito en los distintos nodos. Para el $\tau_1$, 
			correspondiente al nodo del Drain del JFet con la base del TBJ, puede observarse que el capacitor dominante es el $C_\mu$ 
			reflejado, ya que este vale 966 pF y el $C_{gd}$ es igual a 1.6 pF. \\
			\indent $\tau_2$ y $\tau_3$ corresponden a los polos correspondientes a la etapa interpoladora de los capacitores de 4.7 nF y 
			1 nF. Al $C_\mu$ reflejado para el lado de la etapa interpoladora no se lo considera debido a que este queda en paralelo con 
			$C_{int}$  y claramente es varios órdenes de magnitud menor que este. A la hora de hacer
			el estudio del polo impuesto por $C_\mu$, los capacitores previamente mencionados (los de la etapa interpoladora) se encuentran 
			en cortocircuito, dado el orden de capacitancia que poseen. Por lo tanto quedaría $C_\mu \cdot rd$ y dicho valor es aún superior 
			al de fT. \\
			\indent A continuación se exhiben los cálculos relacionados con el valor de la constantes de tiempo:
			
			\begin{align*}
				r_x & = 150 ~ \Omega \\		
				C_{gd} & = 1.66 ~ \text{pF} \\
				C_{\mu} & = 5.25 ~ \text{pF} \\
				C_{\pi} & = 11.5 ~ \text{pF} \\				
				\tau_1 & = ((R_D + r_x) // r_{\pi}) \cdot (C_\pi + C_\mu*) = 2.29 ~ \mu \text{s} \\	
				\tau_2 & = ((R_C + r_d) // (R_{lp} + R_p)) \cdot C_{int} = 70.65 ~ \mu \text{s}\\
				\tau_3 & = ((R_C + r_d + R_{lp}) // R_p) \cdot C_{lp} = 5.47 ~ \mu \text{s}\\				
				f_1	& = 70 ~ \text{kHz} \\
				f_2	& = 10.5 ~ \text{kHz} \\
				f_3	& = 29 ~ \text{kHz} \\
			\end{align*}
			
			Como las frecuencias están suficientemente separadas entre sí, la frecuencia de corte superior resulta igual a 10.5 kHz. 
			Este polo es el que se encuentra en la etapa interpoladora, encargada de eliminar la portadora.
			
	\newpage
	\section{Resultados}
		En esta sección se procederá a colocar las mediciones realizadas al circuito ya construído comparando dichos resultados con los 
		valores teóricos calculados previamente. En las tablas \ref{tab001} y \ref{tab002} se observan los puntos de reposo de los transistores.
		
		\begin{table}[!htp]
				\centering				
				\begin{tabular}{|c|c|c|}
					\hline
					\multicolumn{3}{|c|}{JFET}	 \\				
					\hline
					Parámetro & Valor Medido & Valor Teórico \\
					\hline
					$V_{DQ}$ & $ \simeq 2.95~\text{mV}$ & $ 2.95~\text{V}$ \\
					\hline
					$V_{GQ}$ & $\simeq 0~\text{V}$ & $ 0~\text{V}$ \\
					\hline
					$V_{SQ}$ & $\simeq 1.51~\text{V}$ & $ 1.55~\text{V}$ \\
					\hline
					$V_{DSQ}$ & $\simeq 1.44~\text{V}$ & $ 1.41~\text{V}$ \\
					\hline
					$V_{GSQ}$ & $\simeq -1.51~\text{V}$ & $ -1.55~\text{V}$ \\
					\hline
				\end{tabular}
				\caption{Valores de reposo del JFET} \label{tab001}
		\end{table}	
		
		\begin{table}[!htp]
				\centering				
				\begin{tabular}{|c|c|c|}
					\hline
					\multicolumn{3}{|c|}{TBJ}	 \\				
					\hline
					Parámetro & Valor Medido & Valor Teórico \\
					\hline
					$V_{CQ}$ & $ \simeq 5.8~\text{mV}$ & $ 6.03~\text{V}$ \\
					\hline
					$V_{BQ}$ & $\simeq 2.95~\text{V}$ & $ 2.95~\text{V}$ \\
					\hline
					$V_{EQ}$ & $\simeq 2.30~\text{V}$ & $ 2.29~\text{V}$ \\
					\hline
					$V_{CEQ}$ & $\simeq 3.5~\text{V}$ & $ 3.74~\text{V}$ \\
					\hline
					$V_{BEQ}$ & $\simeq 0.75~\text{V}$ & $ 0.66~\text{V}$ \\
					\hline
				\end{tabular}
				\caption{Valores de reposo del TBJ} \label{tab002}
		\end{table}	
		
		Como puede observarse en las tablas \ref{tab001} y \ref{tab002}, los valores medidos concuerdan con los valores calculados 
		teóricamente. Las dispersiones obtenidas son despreciables y se atribuyen a las propias incertidumbres de los componentes. \\
		
		\indent A continuación se muestran las distintas salidas de cada etapa. Si se comparan dichas salidas con las simulaciones, 
		se puede concluir que el circuito está funcionando acorde a los cálculos y simulaciones. \\\\\\
		
		\begin{figure}[!htp]
			\centering
			\includegraphics[width=12cm]{Imagenes/entradaAM.jpg}
			\caption{Señal de AM a la entrada} \label{img006}
		\end{figure}
		
		\begin{figure}[!htp]
			\centering
			\includegraphics[width=12cm]{Imagenes/salidaJFET.jpg}
			\caption{Señal de salida del JFET} \label{img007}
		\end{figure}
		
		\begin{figure}[!htp]
			\centering
			\includegraphics[width=12cm]{Imagenes/salidaTbj.jpg}
			\caption{Señal de salida del TBJ} \label{img008}
		\end{figure}
		
		\begin{figure}[!htp]
			\centering
			\includegraphics[width=12cm]{Imagenes/salidaDiodo.jpg}
			\caption{Señal de salida del diodo interpolador} \label{img009}
		\end{figure}
		
		\begin{figure}[!htp]
			\centering
			\includegraphics[width=12cm]{Imagenes/parlante.jpg}
			\caption{Señal de salida del circuito total} \label{img010}
		\end{figure}
		
		\begin{figure}[!htp]
			\centering
			\includegraphics[width=12cm]{Imagenes/900k.jpg}
			\caption{Señal AM con portadora de frecuencia de 900 KHz} \label{img011}
		\end{figure}
		
		\begin{figure}[!htp]
			\centering
			\includegraphics[width=12cm]{Imagenes/1MHz.jpg}
			\caption{Señal AM con portadora de frecuencia de 1 MHz} \label{img012}
		\end{figure}
		
		
		
		\indent En las imágenes \ref{img011} y \ref{img012} se observa que la calidad del filtro LC es buena. Esto se debe a que, 
		como la amplitud pico a pico de la señal AM en la frecuencia central ($1 MHz$) es de $40 mV$ y la frecuencia igual a $900 KHz$ 
		es aproximadamente de $28 mV$ (unos 3 dB menos), el ancho de banda del filtro va desde los 900 KHz - 1100 KHz.
		 
	\newpage
	\section{Conclusiones}
		Como se trabajó con una frecuencia de 1MHz como portadora, se trató, en un principio, de construir la multietapa como un cascode, el 
		cual tiene un gran ancho de banda. El problema que surgió con esta configuración fue que dicho circuito tiene un $Av$ que solo depende 
		del primer $g_m$. Por ende, la ganancia total no era suficiente para que el interpolador actúe correctamente. De esta forma se 
		decidió que la multietapa conste de dos emisores comunes.	\\
		\indent Como la etapa interpoladora distorsiona la señal, se puede llegar a construir otro circuito interpolador que, si bien va a ser 
		más complejo, solucione en gran medida el problema de la distorsión.
		
\end{document}
